From 3e5f739a73aca405195c908f7e2b68f7708eb643 Mon Sep 17 00:00:00 2001 From: inx Date: Mon, 21 Apr 2025 08:28:23 +0000 Subject: [PATCH] =?UTF-8?q?Add=20"=E5=AE=9E=E9=AA=8C=E4=BA=8C=E3=80=81?= =?UTF-8?q?=E7=BB=84=E5=90=88=E9=80=BB=E8=BE=91=E9=83=A8=E4=BB=B6=E8=AE=BE?= =?UTF-8?q?=E8=AE=A1"?= MIME-Version: 1.0 Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit 这下大脑也短路了 --- 实验二、组合逻辑部件设计/lab2.1.circ | 491 +++++++++++++++++++ 实验二、组合逻辑部件设计/lab2.2.circ | 494 +++++++++++++++++++ 实验二、组合逻辑部件设计/lab2.3.circ | 458 ++++++++++++++++++ 实验二、组合逻辑部件设计/lab2.4.circ | 617 ++++++++++++++++++++++++ 实验二、组合逻辑部件设计/lab2.5.circ | 680 +++++++++++++++++++++++++++ 5 files changed, 2740 insertions(+) create mode 100644 实验二、组合逻辑部件设计/lab2.1.circ create mode 100644 实验二、组合逻辑部件设计/lab2.2.circ create mode 100644 实验二、组合逻辑部件设计/lab2.3.circ create mode 100644 实验二、组合逻辑部件设计/lab2.4.circ create mode 100644 实验二、组合逻辑部件设计/lab2.5.circ diff --git a/实验二、组合逻辑部件设计/lab2.1.circ b/实验二、组合逻辑部件设计/lab2.1.circ new file mode 100644 index 0000000..ef68ea0 --- /dev/null +++ b/实验二、组合逻辑部件设计/lab2.1.circ @@ -0,0 +1,491 @@ + + +This file is intended to be loaded by Logisim http://logisim.altervista.org + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + addr/data: 8 8 +0 + + + + + + + + + + + + + +
+ + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + dec3to8 + G1 + G2A_L + G2B_L + A + B + C + Y0_L + Y1_L + Y2_L + Y3_L + Y4_L + Y6_L + Y7_L + Y5_L + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + diff --git a/实验二、组合逻辑部件设计/lab2.2.circ b/实验二、组合逻辑部件设计/lab2.2.circ new file mode 100644 index 0000000..1885e20 --- /dev/null +++ b/实验二、组合逻辑部件设计/lab2.2.circ @@ -0,0 +1,494 @@ + + +This file is intended to be loaded by Logisim http://logisim.altervista.org + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + addr/data: 8 8 +0 + + + + + + + + + + + + + +
+ + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + Enc8to3 + I0 + I1 + I2 + I3 + I4 + I5 + I6 + I7 + O0 + O1 + O2 + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + diff --git a/实验二、组合逻辑部件设计/lab2.3.circ b/实验二、组合逻辑部件设计/lab2.3.circ new file mode 100644 index 0000000..d4c74cf --- /dev/null +++ b/实验二、组合逻辑部件设计/lab2.3.circ @@ -0,0 +1,458 @@ + + +This file is intended to be loaded by Logisim http://logisim.altervista.org + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + addr/data: 8 8 +0 + + + + + + + + + + + + + +
+ + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + X + Y + Cin + S + Cout + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + FA + Cout + F + A + Cin + B + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + diff --git a/实验二、组合逻辑部件设计/lab2.4.circ b/实验二、组合逻辑部件设计/lab2.4.circ new file mode 100644 index 0000000..c162d64 --- /dev/null +++ b/实验二、组合逻辑部件设计/lab2.4.circ @@ -0,0 +1,617 @@ + + +This file is intended to be loaded by Logisim http://logisim.altervista.org + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + addr/data: 8 8 +0 + + + + + + + + + + + + + +
+ + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + Input + NoError + Output + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + G1 + G2A_L + G2B_L + A + B + C + Y0_L + Y1_L + Y2_L + Y3_L + Y4_L + Y5_L + Y6_L + Y7_L + 3-8 译码器 + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + D + ODD + A + B + C + 4位奇偶校验器 + EVEN + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + diff --git a/实验二、组合逻辑部件设计/lab2.5.circ b/实验二、组合逻辑部件设计/lab2.5.circ new file mode 100644 index 0000000..9dacf29 --- /dev/null +++ b/实验二、组合逻辑部件设计/lab2.5.circ @@ -0,0 +1,680 @@ + + +This file is intended to be loaded by Logisim http://logisim.altervista.org + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + addr/data: 8 8 +0 + + + + + + + + + + + + + +
+ + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + Din + Dout + shamt + L/R + A/L + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + +